使能GND和VCC网络，勾选此选项是：当有其他disable的网络，与仿真的电源铜皮重叠的时候，其平面间会形成电容效应，勾选后会自动考虑这些电容效应。
仿真VCC和GND的阻抗
若板子比较大，可以切割出VCC部分的铜皮
在Layers栏里面，点击前面的小图标可以关闭那一层
以4_38V为例
由原理图可看出该电源与GND之间有两个电容，分别是C54和C6
在Sigrity中，模型这里该两个电容前面都有勾代表开路阻抗要仿真该电容的模型
在右边属性栏下面可以看出电容的SPICE模型
.PartialCkt 602433-081_22UF ExtNode = 1 2
C 1 2 22u
.EndPartialCkt
其中第二行有值代表识别到正确的VALUE值，若未填写VALUE值则看不到第二行
多个电容时，可以在文件路径下添加一个capmodel文件夹用于存放电容的SPICE参数模型或者S参数模型
从该网站可以寻找电容的SPICE网表
https://ds.murata.com/simsurfing/mlcc.html?lcid=zh-cn
在新建的ckt文件里面添加各自模型的SPICE参数
*0.1UF_C0201
.PartialCkt 0p1UF_C0201 ExtNode = 1 2
C1 1 11 8.23e-8
L2 11 12 1.46e-10
R3 12 13 2.62e-2
C4 13 14 4.66e-6
R4 13 14 420
C5 14 15 6.29e-6
R5 14 15 59.3
C6 15 16 7.06e-6
R6 15 16 7.29
C7 16 17 6.14e-6
R7 16 17 1.16
C8 17 18 5.27e-6
R8 17 18 2.15e-1
C9 18 19 3.09e-6
R9 18 19 5.24e-2
L10 19 20 3.71e-11
R10 19 20 6.39
L11 20 21 1.61e-11
R11 20 21 1.75e-1
L12 21 22 4.70e-11
R12 21 22 7.48e-2
C13 22 2 7.22e-8
L13 22 2 2.88e-11
R13 22 2 1.61e-2
R100 1 11 5.00e+8
.EndPartialCkt
*22UF_C0603
.PartialCkt 22UF_C0603 ExtNode = 1 2
C1 1 11 1.51e-5
L2 11 12 1.94e-10
R3 12 13 2.48e-3
C4 13 14 1.12e-3
R4 13 14 2.13
C5 14 15 1.34e-3
R5 14 15 4.22e-1
C6 15 16 1.21e-3
R6 15 16 8.76e-2
C7 16 17 1.43e-3
R7 16 17 1.47e-2
C8 17 18 8.70e-4
R8 17 18 3.07e-3
L9 18 19 2.55e-11
R9 18 19 1.07e-1
L10 19 20 5.62e-11
R10 19 20 2.45e-2
L11 20 21 2.21e-10
R11 20 21 7.07e-3
L12 21 22 1.11e-10
R12 21 22 4.99e-3
C13 22 23 1.63e-4
L13 22 23 2.29e-11
R13 22 23 1.42e-3
C14 23 24 2.48e-5
L14 23 24 7.58e-11
R14 23 24 2.90e-3
C15 24 2 2.43e-11
L15 24 2 2.53e-11
R15 24 2 2.75
R100 1 11 2.27e+6
.EndPartialCkt
若是S参数模型
.PartialCkt 602433-081_22UF ExtNode = 1 2
S1 1 2 3 2 Model="S参数模型文件路径\模型文件名.s2p"
V 3 2 0
.EndPartialCkt
保存文件
成功导入前面会有绿色的勾
注意spice模型的参数需要核对正确
- 设置port
U45为电源芯片，若要设置U45芯片的所有GND引脚都为port的负端，选中U45，点击Generate port，芯片GND引脚会出现绿色的符号，port正端为4.38V
这样，这个端口的配置就配置好了，电源的端口一般设置为0.1欧姆
若port负端只用了芯片的部分引脚，可以通过箭头指向的选项来框选部分区域，然后点击Generate port
设置仿真频率
设置CPU
