- 传输线的反射
画出拓扑如图
-
拓扑
-
端接
增加端接目的在于抵消反射的影响，驱动端阻抗较小，可理解为粗水管，接收端阻抗较高，对应于细水管，为了抵消反射的影响，可在驱动端串电阻，接收端使用上下拉电阻。
实际电路中，驱动端阻抗一般在17欧到40欧。 -
源端串联端接
靠近芯片的发送端串联一个电阻，使得该阻值和芯片内阻之和与传输线阻值尽量一致，常用于点对点拓扑，但是会增加RC时间常数，减缓负载端信号的上升时间。
若串联过小，依然会有过冲，若串联过大，则会导致信号产生延时甚至会有台阶 -
终端并联端接
在末端并联一个和传输线阻抗特性一致的电阻到GND或者电源，可以在信号反射回源端之前在负载端消除反射，减小噪声、电磁干扰（EMI）、射频干扰（RFI）。但是会增加直流功耗，不适用于电池供电的产品。
输出高电平不足2.5V，将终端上拉到5V
其低电平比0V高 -
AC并联端接
增加了终端的容性负载，增加了RC电路造成的延时；对周期性的信号有效（时钟），对非周期的信号不适用（数据）。 -
戴维南端接
-
芯片内端接（On Die Termination，ODT）
-
Fly-by拓扑结构
