空格-确认
F7-栅格显示开关
F9-捕捉栅格
BIOS详解
Main
-System Date、System Time:时间
Advanced
DDR3
- H5TC4G63AFR
高速层叠设计
铜厚（copper）：1oz=1.35mil；
在进行阻抗控制的时候，1oz铜厚，内层一般由于打磨蚀刻，1.2miL；表层铜厚由于电镀铜，1.8-2.1mil。
半固化片(PP片)：Prepreg，用于在铜和Core之间，
硬件-串扰
DDR3信号，其接收端的电平通常为Uih=900mV，Uil=600mV，，如果输出为标准的0-1.5V信号，在通道上的噪声裕量达到了600mV，这些裕量将由反射、损耗、电源噪声、串扰等问题产生。
信号在传输过程中与任何导体都可构成电容，而其与回流路径（地平面或者电源平面）组成的电容之间的能量就是我们要传输的信号；而储藏在信号路径与其他路径之间的能量，则是串扰。
避免串扰：1、加大信号路径与回流路径的耦合；2、尽量减小信号路径与其他路径的耦合。
硬件-传输线的反射拓扑与端接
- 传输线的反射
硬件-传输线的损耗
- 趋肤效应和导体损耗
在一阶模型中，传输线由电容和电感组成，二者均不是耗能器件，所以一阶模型是一个无损的理想模型，而实际上传输线是有损耗的，其主要损耗来源于：导体损耗和介质损耗
硬件-微带线和带状线
- 微带线：只有一个参考平面，上面盖一层绿油
一般绿油厚度为0.5~1mil，W2是板上布线的宽度，由于加工后的线为梯形，所以W1<W2，一般当铜厚为1mil以上时，W2-W1=1mil，当铜厚为0.5mil时，W2-W1=0.5mil。
硬件-阻抗、谐振频率
ESR是等效串联电阻，ESL是等效串联电感，C为理想电容。因此实际电容的阻抗可以用数学公式
硬件-陶瓷电容的ESR-谐振频率
https://ds.murata.co.jp/simsurfing/mlcc.html?lcid=zh-cn
10uf_10V_X5R_0603的MLCC参数如下图：
硬件-MLCC电容的直流偏压特性
陶瓷电容MLCC有一个直流偏压特性：在电容上施加直流电压之后，电容容量会下降。
下图是村田的47uF/6.3V电容直流偏压特性
0%
